企博网

Cadence 
                                                 创新工具助中华
                                      ——访Cadence设计系统公司亚太区总裁兼公司副总裁居龙 
                                  

           本刊记者:胡平生 汉高华威芯片胶塑封料硅微粉水晶叶如龙http://wbt510.blog.bokee.net 　　

记者：在今日消费类电子产品推动半导体市场的情况下, 半导体市场呈现哪些新特点？电子设计类客户又将面临哪些挑战?
居龙：从电子设计的角度看，现在整个半导体主流成长市场是经由3C整合后的数字消费电子。消费电子类产品它的第一个特性就是SoC(系统级芯片)，而SoC时代确实给产品设计带来很多新特点和挑战。
从商业的角度来讲，比起SoC时代的手机来，PC时代的产品生命周期要长得多．现在SoC产品的上市时间很短，很紧迫。因为通常一个PC产品的生命周期有两年时间，从它的盈利曲线看，如果你晚六个月面市，产品还有四分之三的盈利时间。但在现在消费类电子产品周期往往只有一年，六个月以后面市，产品的盈利时间就只剩下半年了。所以现在消费类电子产品上市时间成为了产品能否成功的关键，可以说上市时间晚就等于没有市场。第二个特性就是成本。通常消费电子产品的竞争激烈，毛利较低，芯片成本要控制到最低才有竞争力，而其中设计成本是关键。同时，公司必须考虑营运和市场行销成本，以减小公司的风险度。以上两点是商业层面的挑战和特性。 
在技术层面上的几大挑战：第一个是系统验证，第二个是低功耗，第三个是混合信号。因为PC的时代，数字信号与模拟信号的芯片基本上是分开的，而消费电子时代SoC芯片却是融合数字与模拟信号的。第四个就是可制造性，在设计阶段就要考虑到芯片在晶圆代工厂生产的良率，以减低成本。
首先谈系统验证，SoC的复杂度增加很多，像手机的芯片，它上面有很多的功能，它要支持GPS，支持摄影，支持双卡，各个方面的功能都要有，各个模块之间工作模式各异，但又要全部整合在一起。所以说它的复杂度增加很多，那么设计难度就增加很多，需要增加完善的系统验证以确保芯片的正确运行，因此芯片设计验证的难度，成本就增加很多。现在Fabless公司成本增加很快，其中系统验证是最大的因素。
随着半导体工艺的进步和变化，会产生很多新的物理现象，像漏电、信号完整性以及光学和CMP工艺特性等，所以低功耗、混合信号和可制造性的考量变得特别重要。同时，从130纳米到90纳米到65纳米，甚至45纳米，工艺制造成本增加很快。比如，在90纳米工艺时，一套光掩膜的成本大约是100万美金，到了65纳米，一套光掩膜则需要200万美金，进入更高级的45纳米工艺，一套光掩膜的成本则高达400万美金。对于消费类电子SoC时代设计公司必须重视投资设计工具及流程，以确保设计成功。若设计没有很好的工具，使流片失败，则不仅要影响一两个月的上市时间，而且光掩膜的损失也很大。
总的来说，消费类电子SoC的特性带给客户最大的设计复杂度及挑战。Cadence公司的使命正是帮助客户解决这些挑战。我们提供先进的工具技术、畅通的流程以及一套可行的设计方法，帮助他们把复杂的芯片设计出来，而且是花最少的时间和成本做出来。因为工程师一旦有了更好的工具来做设计，就可以减少许多设计Iteration的重复工作，进一步达到一次成功。我们要从设计的角度给客户提供一个整体的解决方案，包括低功耗、验证、混合信号等各个方面。

记者：针对目前电子设计公司普遍追求的低功耗要求，Cadence如何在设计工具上帮助设计公司达到要求,同时又能适时抓住市场机会？汉高华威芯片胶塑封料硅微粉水晶叶如龙http://wbt510.blog.bokee.net 　　
居龙：由于SoC产品市场性能的需求以及工艺尺寸的不断缩小，基本上多数客户都要考虑到低功耗的要求，其中有些客户则要考虑更先进、更高端的设计技术。实现低功耗必须从架构设计时就开始考虑，采用由上至下，从架构设计、功能设计、逻辑设计，还有物理设计，要进行整体的考虑。因此需要一种统一的格式来描述整个过程，才能对功耗进行计算、分析和模拟，然后再逐级往下做。我们在三年前推出了CPF(Common Power Format)，用统一的格式来计算、比较和分析功耗，已经有了完整的解决方案，帮助很多公司成功实现了芯片量产。
Cadence在四五年前开始注意到一些行业内做先进工艺的客户（如NXP、FUJITSU等）对低功耗设计的要求，同时我们又和在产业链里面的重要伙伴（如台积电、联电、ARM）合作，充分了解业内对低功耗设计的一些需求。因此，Cadence联合产业链中的公司发起PFI(Power Forward Initiative)，通过互相合作，经由CPF，并贯穿我们所有的产品线,，使芯片从设计到制造以及ＩＰ的各个环节之间有一个通用的格式。我们把这种格式提供给产业链共享，让它变成一种标准。这样的话，晶圆代工厂、ＩＰ公司、还有其他一些工具厂商都可以进行合作。　
实现低功耗理念要贯穿在所有的设计流程中，包括前端的验证、可测试性设计、逻辑综合以及仿真；在后端的布局布线、时序分析及优化。由于我们起步很早，所以目前来讲我们在低功耗的设计方面有非常不错的优势。目前一些较先进的低功耗芯片，多半是由我们Cadence工具设计出来。
在低功耗的研发和投入方面，我们至少比其它EDA厂商早了将近一年。而且我们的研发部成立了一个跨部门的团队来研究低功耗，各产品线有各自的对低功耗的设计考量及分析，低功耗是一个共通的设计需求，所以我们要把所有的产品线都联系在一起，必须有整合的流程，才能达成全面优化的低功耗的目标。通过多年的努力，我们协调各部门的低功耗设计要求，目前已成功完成了一个可实际操作的解决方案。现在，全球使用我们新的低功耗流程成功量产的芯片已经近100个，而且多半是在先进的65纳米和45纳米工艺技术节点上。
达成低功耗的各种设计理论已经流行很多年，但关键是要能提供可操作性的工具，及高度自动化的设计方法，并需要晶圆代工厂及IP公司的互相配合才能实现完整的低功耗芯片设计的解决方案。这点来讲，Cadence是领先的。对于我们的客户来说，Cadence的设计方法和流程是先进和可靠的。

                                                                                                                    
记者：自1992年，Cadence进入中国以来, 公司已经连续十多年成为中国EDA设计工具公司之首，作为这个领域的一个长期领跑者， Cadence在中国半导体业发展的过程中,扮演何种角色?
居龙：Cadence公司自1992年进入中国以来，已经十六年了，现在国内我们有超过三百名员工，包括研发、销售、技术、设计服务等各个部门组成一个完整的团队，来满足中国市场及客户的需求。我们一贯的宗旨就是：把国外先进的工具、流程及设计能力带到国内来，提升国内电子设计业的设计能力。
目前，中国国内电子设计能力还相对比较落后，欧美公司业已进入45纳米的产品设计，而中国国内的90及65纳米设计才刚刚开始，而且芯片的复杂度及门级也相对落后。从制造工艺上讲，国内晶圆代工厂中芯国际与台积电、联电只相差一代左右，而国内封测厂已经与国际接轨。总体看来，国内半导体产业发展的关键是提升ＩＣ设计能力，可以说半导体芯片的创新动力在设计，而设计的关键则在EDA。而我们Cadence就是要配合中央政府的“十一五规划”促进中国半导体设计业的创新。
现在，Cadence公司在国内的客户已经超过六百家之多，包括消费电子、通讯、计算机等应用领域。我们不仅和企业界密切合作，我们还配合中央政府的“十一五规划”，与工业与信息产业部、科技部以及各地地方政府密切合作。比如，我们为各地的集成电路产业化基地提供设计工具、流程，以及一些ＩＰ，产业化基地又把这些提供给一些财力有限的中小设计公司，这样来提升他们的设计能力。同时我们向学校提供一些“大学培训计划”，提供工具和教材，帮助学校和研究单位，培训人材。目前国内著名的重点大学，包括：北大、清华、交大、复旦、浙大、东南、西电、成电等教育部所属的高校都有我们的“大学培训计划”。
我们希望在中国IC设计业扮演“推手”的角色，成为中国电子系统及芯片设计业的一个不可或缺的伙伴。“创新工具助中华，芯片技术兴产业”，我们期望经由Cadence的设计工具及服务提升中国IC设计公司的能力，推动创新，以便在国内打造世界级的IC设计公司，在世界舞台上竞争。


记者：作为一个在电子行业有二十五年以上经验的资深高管，您个人对中国文化及中国半导体产业的未来有何思考？
居龙：我祖籍大陆，本人在台湾出生、长大，在台湾念完工程学位后，又去美国学习和工作了近二十年，然后回到大陆工作。由于我本身的中国文化背景及在美国公司习得的管理经验，所以在与国内、亚太客户的合作时感觉对半导体市场的掌握度比较好。半导体产业跟其它产业（像服装业、零售业）不太一样，我们必须从国外吸收先进的东西，然后在国内做创新，因为我们毕竟在这方面是落后的。我想做时装设计可以讲中国特色，但IC设计你不能讲中国特色。因为半导体它是一个全球性的产业，你的芯片是要在国际市场竞争，而不是仅仅在国内竞争。现在国内的半导体市场，除了有关保密的身份证、IC卡外，其他的细分市场国外厂商一样可以进来，没有一个明显的地区性特色，芯片产品必须要参与国际竞争。这就是为什么我要把国外最好的东西带进来的原因。 
我们大家都了解过台湾IC产业成功的模式，又目睹韩国半导体业怎样一路走过来。那么，我们中国半导体产业将来要怎么走？能不能有一批世界级的公司出现？我认为近一两年IC设计以及国家政策的配合都是关键所在。但是，设计业要花很多时间，比制造、封装更需要时间。因为它要培养人材、要培训、要把IP联系起来。所以我希望通过我们公司及我个人的努力来提升中国半导体业的创新能力，为中国的半导体产业发展尽一份绵薄之力。对于这个产业，我有一份热情，这不仅是一份工作，也是一份热情的投入！

汉高华威芯片胶塑封料硅微粉水晶叶如龙http://wbt510.blog.bokee.net