probe station

FAB名词解释

Burn in預燒試驗
「預燒」(Burn in)為可靠性測試的一種，旨在檢驗出那些在使用初期即損壞的產品，而在出貨前予以剔除。
預壞試驗的作法，乃是將元件(產品)置於高溫的環境下，加上指定的正向或反向的直流電壓，如此殘留在晶粒上氧化層與金屬層之外來雜質離子或腐蝕性離子將容易游離而使故障模式(Failure Mode)提早顯現出來，達到篩選、剔除「早期夭折」產品之目的。
預燒試驗分為「靜態預燒」(Static Burn in)與「動態預燒」(Dynamic Burn in)兩種，前者在試驗時，只在元件上加上額定的工作電壓及消耗額定的功率。而後者除此外並有模擬實際工作情況的訊號輸入，故較接近實際況，也較嚴格。
基本上，每一批產品在出貨前，皆須作百分之百的預燒試驗，但由於成本及交貨期等因素，有些產品就祇作抽樣 (部分)的預燒試驗，通過後才貨。另外，對於一些我們認為它品質夠穩定且夠水準的產品，亦可以抽樣的方式進行。當然，具有高信賴度的產品，皆須通過百分之百的預燒試驗。
CAD電腦輔助設計
CAD: Computer Aided Design
電腦輔助設計，此名詞所包含的範圍很廣。可泛稱一切以電腦為工具所進行之設計；因此不僅在IC設計上用得到，建築上之設計，飛機、船體之設計，都可能用到。
在以往電腦尚未廣泛應用時，設計者必須以有限之記億、經驗來進行設計。可是有了所謂CAD後﹒我們把一些常用之規則、經驗存入電腦後，後面的設計者，便可節省不少從頭摸索的工作，如此不僅大幅的提高了設計的效率，也提高了設計的準確度，使設計的領域進入另一新天地。
CD Measurement微距測量
CD：Critical Dimension之簡稱。
通常於一層次中，為了控制其最小線距，我們會製作一些代表性之量測圖形於晶方中，通常置於晶方之邊緣。
量測 CD之層次通常是對於線距控制較重要之層次，如氮化矽、POLY、CONT、MET…等，而目前較常用於
量測之圖形有品字型，L-BAR 等。
簡言之，微距測量常當作一個重要之製程指標，可代表黃光製程之控制好壞。
CH3COOH醋酸
ACETIC ACID醋酸

澄清，無色液體，有刺激性氣味，熔點16.63ºC，沸點118ºC。與水、酒精，乙醚互溶。可燃。冰醋酸是99.8%以上之純化物，有別於水溶液的醋酸。

食入或吸入純醋酸有中等的毒性。對皮膚及組織有刺激性，危害性不大，被濺到用水沖洗。

-Chamber真空室，反應室
專指一密閉的空間，而有特殊的用途、諸如抽真空，氣體反應或金屬濺鍍等。因此常需對此空間之種種外在或內在環境加以控制；例如外在粒子數(particle)、濕度等及內在溫度、壓力、氣逞流量、粒子數等達到最佳的反應條件。
Channel通道
當在MOS電晶註的閘極加上電壓

（PMOS為負，NMOS為正）。則閘極下的電子或電洞會被其電場所吸引或排斥而使閘極下之區域形成一反轉層(Inversion layer)。也就是其下之半導體 p-type變成N-type Si，N-type變成p-type Si，而與源極和汲極成同type，故能導通汲極和源極。我們就稱此反轉層為"通道"。通道的長度"Channel Length"對MOS元件的參數有著極重要的影響，故我們對POLY CD的控制需要非常謹慎。

Chip, Die晶粒
一片晶片(OR晶圓，即Wafer)上有許多相同的方形小單位，這些小單位即稱為晶粒。

同一晶片上之每個晶粒都是相同的構造，具有相同的功能，每個晶粒經包裝後，可製成一顆顆我們日常生活中常見的IC，故每一晶片所能製造出的IC數量是很可觀的。同樣地，如果因製造的疏忽而產生的缺點，往住就會波及成百成千個產品。

-CLT Carrier Life Time載子生命週期
一. 定義

少數載子在溫度平衡時電子被束縛在原子格內，當外加能量時，電子獲得能量，脫離原子格束縛形成自由形態，而參與電流導通的工作，但能量消失後，這些電子/電洞將因再結合因素，回復至平衡狀態，因此當這些再載子由被激發後回復平衡的 "Life Time"。

二﹒應用範圍

1.評估爐管和清洗槽的乾淨度
2.針對晶片之清潔度及損傷程度對
CLT值有影響為
a﹒晶片中離子污染濃度及污染之
金屬種類
b.晶片中結晶缺陷濃度

CMOS互補式金氧半導體
金屬氧化膜半導體(MOS,METAL-OXIDE SEMICODUCTOR)其製造程序及先在單晶矽上形成絕緣氧化膜，再沈積一層複晶矽(或金屬)做為閘極，利用加到閘極的電場來控制MOS元件的開關(導電或不導電)。按照導電載子的種類，MOS又可分成兩種類型:NMOS(由電子導電)和PMOS(由電洞導電)。而互補式金氧半導體(CMOS, COMPLEMENTARY MOS）則是由NMOS及PMOS組合而成，具有省電，抗雜訊能力強、α一PARTICLE免役力好等許多優點，是超大型積體電路(VLSI)的主流。

MOS的基本構造如圖所示:

Coating光阻覆蓋
將光阻劑以浸泡、噴霧、刷佈、或滾壓等方法加於晶片上，稱為光阻覆蓋，而效果最佳的方法還是使用旋轉法。

旋轉法乃是將晶片以真空吸附於一個可旋轉拘晶片支持器上，適量的光阻劑加在晶片中央，然後晶片開始轉動，晶片上的光阻劑向外流開，很均勻的散在晶片上。要得到均勻的光阻膜。旋轉速率必須適中穩定，而旋轉速度和光阻劑黏滯性決定所鍍光阻劑的厚度。

光阻劑加上後，必須經過軟烤的步驟，以除去光阻劑中過多的溶劑，進而使光阻膜較為堅硬，同時增加光阻膜與晶片的接合能力，而控制軟烤效果的主要方法就是在於適當調登軟烤溫度與時間。

經過了以上的鍍光阻膜及軟烤過程，也就是完成了整個光阻覆蓋的步驟。

CROSS SECTlON橫截面
IC的製造，基本上是由一層一層的圖案堆積上去，而為了瞭解堆積圖案的結構，以改善製程，或解決製程問題，以電子顯微鏡(SEM)來觀察，而切割橫截面，觀察橫截面的方式，是其中較為普遍之一種。

C-V PLOT電容、電壓圓
譯意為電容、電壓圖，也就是說當元件在不同狀況下，在閘極上施以某一電壓時，會產生不同之電容值，(此電壓可為正或負)，如此元件為理想的元件，也就是閘極和汲極和源極間幾乎沒有雜質在裡面(COMTAMINATION)則當外界環境改變時，(溫度或壓力)並不太會影響它的電容值，利用此可MONITOR MOS元件之好壞，一般ΔV < 0.2為正常。

CWQC全公司品質管制
以往有些經營者或老板，一直都認為品質管制是品管部門或品管主管的責任，遇到品質管制做不好時，即立即指責品質主管，這是不對的。

品質管制不是品質部門或某一單位就可以做好的，而是全公司每一部門全體人員都參與才能做好。故品質管制為達到經營的目的，必須結合公司內所有部門全體人員協力合作，構成一個能共同認識、易於實施的岩系，並使工作標準化，且使所訂的各種事項確實實行，使自市場調查、研究、研發、設計、採購、製造、檢查、試驗、出貨、銷售、服務為止的每一階段的品質都能有效的管理，就是所謂的全公司品質管制(Company Wide Quality Control)。實施CWQC的目的最主要的就是要改善企業體質，即發掘問題的豈質、重視計劃的體質、重視指向的體質、重視過程的體質、以及全員有體系導向的體賈。

Cycle Time生產週期時間
指原料由投入生產線到產品於生產線產出所須之生產/製造時間。在TI-Acer，生產週期時尚有兩種解釋 : 一為"晶片產出週期時間"（wafer-out time）；一為"製程週期時間" (Process cycle time)

"晶片產出週期時間"乃指單一批號之晶片由投入到產出所須之生產/製造時間。

"製程週期時間"則指所有晶片於單一工站平均生產/製造時間之總和，亦即每一工站均有一平均生產/製造時間，而各工站 (從頭至尾)平均生產/製造之加總即為該製程之製程週期時間。目前TI-Acer Line Report之生產週期時間乃探用"製程週期時間"。

一般而言，生產週期時間可以下列公式概略推算之：

在製品（WIP）

生產週期時間＝

產能（Throughout）

新世纪的半导体光刻技术集锦

从第一个晶体管问世算起，半导体技术的发展已有多半个世纪了，现在它仍保持着强劲的发展态势，继续遵循Moore定律即芯片集成度18个月翻一番，每三年器件尺寸缩小0.7倍的速度发展现在片径已达300mm，DRAM半节距已达150nm，MPU栅长达100nm。大尺寸、细线宽、高精度、高效率、低成本的IC生产，对半导体设备带来前所未有的挑战。为此，世界上各半导体设备厂商，集中优势力量，加大研发投资，进行攻关，抢占制高点，同时又加强联合、兼并，做到优势互补，力争不失时机地为新一代技术提供大生产设备。本文就当前最为关键的半导体设备做一介绍。

硅片直径300mm　要适合多代技术的需求

　　经济利益的驱动是硅片直径由200mm向300mm转移的主要因素，300mm的出片率是200mm的2.5倍，单位生产成本降低30％左右。300mm工厂投资为15到30亿美元，其中约75％用于设备投资，因此用户要求设备能向下延伸3至4代。300mm片径是从180nm技术节点切入的，这就要求设备在150 nm、130nm，甚至100nm仍可使用。

300mm要适合多代技术的需求，它面临IC生产中的新工艺、新材料和新结构的挑战。对逻辑IC来说，它涉及铜布线、低介电常数（k＜3）和超低介电常数（k＜2.6）介质，低电阻率接触材料，低电阻率栅材料，薄栅和高k介质，浅源／漏延伸区和抬高源／漏结构。对DRAM来说，它涉及储存电容的新材料，如五氧化二钽（Ta2o5）、钡锶钛（BST）和铂锆钛（PZT）等，新的电极材料如铂、氮化钛等，垂直叠层和高深／宽比沟槽电容，高深／宽比（＞10：1）接触等。此外，还有大面积刻蚀中的CD控制和选择性，反应室中的微粒控制和金属沾污，CMP的质量与成本，193nm曝光的精度、均匀性和效率，高精度、高效率的检测等。

　　为了推进300mm的大生产，设备厂商在五年前就着手解决这方面问题，如Canon于1995年着手300mm曝光机，推出了EX3L和i5L步进机，于1997-1998年提供日本半导体超前边缘技术（SELETE）集团使用，ASML公司的300mm步进扫描曝光机使用193nm波长，型号为FPA-5000，也于1999年提供给SELETE使用。现在Canon的第三代300mm曝光机的混合匹配曝光能力已达到＜110nm。在刻蚀方面如英国Trikon公司采用的螺旋波等离子体（MORI）源，在电磁场作用下控制等离子体和改善均匀性，它能在300mm片内对氧化物介质均匀地刻25nm通孔，深／宽比达30：1。目前300mm片径生产180nm、150nm、130nm的IC设备都已进入生产线，100nm的也开始提供。

　　300mm生产有约500道工序，以年产12.5万片计算，片子约有500万次交接，任何一次失效，将对工厂流水生产带来极大影响。300mm片盒放25片重8公斤，价格15000美元，为减轻劳动、安全、无磨损、无沾污的传送，现在普遍采用正面打开的统一标准箱（FOUP），FOUP的传送采取计算机控制下的悬挂式空中传送（UMHS），它既节省了超净间面积，还可用于临时存放片子，具有可操作性和可变换性的特点。

　　西门子公司和Motorola公司于1998年率先在德国德勒斯登建立300mm引导线，使用180nm技术生产存储器，月产1500片。根据美国"固态杂志"今年5月统计，已建成300mm的厂有四家；于今年开始建厂的有四家；2001年后开始建厂的有九家；另外已宣布建厂的有十一家。国际半导体技术发展路线（ITRS）曾设定：从1998年下半年开始，片径将增加到300mm；到2001年或2002年300mm片径的生产量将达到最大值。现在的发展正逼近这个目标。

　　300mm之后将是450mm，目前已处于研究阶段，2003年前后进入开发阶段，2009年进入生产阶段；片径675mm的研究预计在2006年开始研究。

光学曝光　当前曝光的主流技术

　　曝光是芯片制造中最关键的制造工艺，由于光学曝光技术的不断创新，它一再突破人们预期的光学曝光极限，使之成为当前曝光的主流技术。1997年美国GCA公司推出了第一台分步重复投影曝光机，被视为曝光技术的一大里程碑，1991年美国SVG公司又推出了步进扫描曝光机，它集分步投影曝光机的高分辨率和扫描投影曝光机的大视场、高效率于一身，更适合＜0.25μm线条的大生产曝光。

　　为了提高分辨率，光学曝光机的波长不断缩小，从436mm、365mm的近紫外（NUV）进入到246 mm、193mm的深紫外（DUV）。246nm的KrF准分子激光，首先用于0.25μm的曝光，后来Nikon公司推出NSR-S204B，用KrF，使用变形照明（MBI）可做到0.15μm的曝光。ASML公司也推出PAS.5500／750E，用KrF，使用该公司的AERILALⅡ照明，可解决0.13μm曝光。但1999 ITRS建议，0.13μm曝光方案是用193nm或248nm＋分辨率提高技术（RET）；0.10μm曝光方案是用157nm、193nm＋ RET、接近式X光曝光（PXL）或离子束投影曝光（IPL）。所谓RET是指采用移相掩模（PSM）、光学邻近效应修正（OPC）等措施，进一步提高分辨率。值得指出的是：现代曝光技术不仅要求高的分辨率，而且要有工艺宽容度和经济性，如在RET中采用交替型移相掩模（alt PSM）时，就要考虑到它的复杂、价格昂贵、制造困难、检查、修正不易等因素。

　　人们出于对后光学技术可能难以胜任2008年的70nm，2011年的50nm担心，正大力研发下一代（NGL）非光学曝光，并把157nmF2准分子激光曝光作为填补后光学曝光和下一代非光学曝光间的间隙。

F(2)准分子激光曝光　改善了折反射光学系统的性能

　　波长为157nm的F2准分子激光器的特点是带宽很窄，Cymer公司的产品，其带宽为0.6～0.7 pm，窄带宽改善了折反射光学系统的性能。折反射光学系统的关键是分束器立方体，它使用CaF2材料，能有效地减少束程和系统的体积，大尺寸易碎的CaF2一直是157nm曝光的制约因素，现在SVGL已展出了12～15英寸的CaF2单晶锭，这为制造大数值孔径的折反射分束器设计扫清了道路。同时对单层抗蚀剂和在辐照下透明、持久、可靠的掩模保护膜进行了研究，去年春SEMATECH在加州召开的157nm曝光研讨会上，宣布这方面已取得了重大进展，现在美国的SVGL、ltratech和英国的Exilech公司都在研制整机，SVGL公司准备今年底出样机，明年底出生产型设备。首台售价约1300万美元。

　　比利时的微电子研究中心（IMEC）与ASML公司合作建立了157nm基地，这个基地于今年开始工作，计划在2003年生产，它要求各种相关工艺配套，为70nm CMOS流片创造条件。此外，日本SELETE也在加紧工作。SEMATECH则购买Exitech公司的曝光机开展针对掩模光胶、胶的处理工艺、匀胶显影轨道系统、胶的刻蚀性能和相关测量技术等方面的研究。

极紫外曝光　欧洲和日本诸公司正在研究

　　1997年由Intel、AMD、Micron、Motorola、SVGL、USAL、ASML组成极紫外有限公司（
EUVLLC）和在加州的三个国家实验室参加，共同研发波长为13nm的极紫外（EUV）光刻机样机，今年4月在加州Livermore的Sandia国家实验室推出的样机被视为光刻的一个重要里程碑。据国际半导体杂志Aaron Hand介绍，光源是几个研究单位联合研制的；13nm的波长太短，几乎所有材料都能吸收它，研制捕获这种光的装置十分困难；反射镜光学表面为非球面，表面形貌及粗糙度小于一个原子；所有光学元件表面涂有达40层的多层反射层，每层厚约λ／4，控制在0.1埃精度；EUV光刻采取新的环境控制，来抑制沾污；短波长，无缺陷掩模制作难度极大；样机采用nm级精度无摩擦的磁悬浮工作台。据EUVLLC项目经理Chuck Gwyn介绍，样机是第一步，下一步要研制生产机型为今后几年的生产做准备。现在更多用户表示要采用，并希望参与其中。在欧洲，蔡司、ASML和牛津公司在共同研究；在日本，Nikon、Canon和MC在共同研究。

限角散射电子束投影曝光　被众多厂家看好

　　限角散射电子束投影曝光（SCALPEL）是高亮度电子源，经磁透镜聚焦产生电子束对掩模进行均匀照明，掩模是在低原子序数材料膜上覆盖高原子序数材料层组成，图形制作在高原子序数材料上。掩模是4倍放大，用格栅支撑。低原子序数的膜，电子散射弱，散射角度小，高原子序数的图形层，电子散射强，散射角度大，在投影光学装置的背焦面上有光阑，小散射角度电子通过光阑，在片子上形成缩小4倍的图像，再经过工作台步进实现大面积曝光。

　　SCALPEL的优点是：分辨率高、焦深长、不需要邻近效应校正，生产率高，它没有EUV系统中昂贵的光学系统，也不需要X光的高成本光源，而且掩模成本比其它方法要低，故被众多厂家看好，Lucent、Motorola、Samsung、TI、eLith、ASAT、ASML等公司都参与其中共同开发，并计划在2002年推出＜100nm大生产设备。但目前来看计划有所延迟，有些参与者转而看好PREVAIL。

变轴浸没透镜缩小投影曝光　准备在2002年前后推出生产型设备

　　由IBM的Hans　Pfeiffer领导的电子束研究已有30年历史，开发了变轴浸没透镜缩小投影曝光（PREVAIL）技术，Nikon公司看好这项技术，与IBM合作，准备用这项技术研制高分辨率与高生产率统一的电子束步进机。在PREVAIL样机上，电子轰击钽单晶形成电子束，在中间掩模上形成1mm2子场，经电子透镜产生4∶1缩小图像；在片子上形成250μm2图形，电子束经曲线可变轴电子透镜（CVAL）在掩模平面上可偏移±10mm，在片子上则为±2.5mm，而掩模和片子同时连续移动，形成整个电路图形的曝光。在PREVAIL样机上用75KV加速电压，用700nm厚的光胶，做80nm间隔线条，束偏移±2.5mm，曝光结果证实：偏移束和不偏移束形成的图像很少有差异，进一步证明了这种原理的可行性。Nikon的Kazuya Okamoto指出：现在光胶和掩模已不是主要问题，当前在致力于大的发射源、均匀的掩模照明和具有大子场、大偏移、对掩模热负荷小的低畸变透镜，这种电子束步进机将用于100nm曝光，并可延伸到50nm，产量＞20片／时（300mm片），准备在2002年或2003年推出生产型设备。

电子束直写　在SOC的开发中，更具灵活性

　　电子束（EB）具有波长短、分辨率高、焦深长、易于控制和修改灵活的特点，广泛应用于光学和非光学曝光的掩模制造。电子束直写能在圆片上直接做图，但其生产率很低，限制了使用，在下一代曝光（NGL）中，能否使EB的高分辨与高效率寻得统一，是EB开发商追求的目标。

　　美国硅谷的离子诊断（Ion Diagnostic）公司开发了微型电子束矩阵，可同时平行直写，称电子束曝光系统（MELS），它设计了201个电子光学柱，每柱32电子束，用于300mm片子的曝光。电子束的产生采用微细加工方法制造的场致发射冷阴极，每束供15nA，每柱供480nA。用三腔集成制造系统，生产率可达90片／时，MELS的目标是70nm高效曝光，并争取延伸到35nm。

　　21世纪集成电路（IC）向系统集成（IS）方向发展，在系统集成芯片（SOC）的开发中，电子束直写（EBDW）比其它方法更具灵活性，它可直接接受图形数据成像，毋需复杂的掩模制作，因此前景十分诱人。日本东芝、Canon和Nikon已联手进行研究高效的EBDW，美国IBM曾在这方面做过探索，也准备加入其中。

X光曝光　作为下一代曝光技术前景诱人

　　X光曝光（XRL）具有波长短、焦深长、生产率高、宽容度大、曝光视场大、无邻近效应、对环境不敏感等特点，作为下一代曝光技术具有诱人的前景，近年来人们一直致力于X光光源和掩模的研究，使之成为有竞争力的下一代曝光设备。

　　日本1996年成立了超先进电子技术联盟（ASET）对X光曝光进行研究。日本NTT公司研制了用于制造X光掩模的EBX3电子束曝光机。日本NEC则已做出100nm线宽的用于4GDRAM的X光掩模。在主机方面，Canon公司开发了第二代X光步进机XRA-1000，产量达60片／时，供ASET使用。在同步辐射源（SOR）方面，住友重工积累了多年经验开发了Aurora-2s同步辐射装置。在工艺研究方面，富士通、ASET和NTT公司用接近式X光曝光（PXL）做出了80nm器件。去年，日本Kitayama提出对PXL进行延伸，不用0.8nm而用0.4nm波长，则线宽可到25或35nm，当用0.4nm波长时，掩模吸收层必须200nm厚，而掩模膜必须用金刚石，其厚度为0.8nm时的2至3倍。

　　在美国，XRL在麻省理工大学、威斯康星大学和路易斯安那州大学进行研发，佛蒙达州的SAL公司制造PXL设备。X光点光源由美国科学实验室（SRL）、JMAR和ALFT三家研发，SRL有千瓦级的密集等离子体X射线源（DPFX），SAL公司用DPEX源制造了XRS-2000曝光机，用于洛克希德-马丁公司的Sanders生产线上，生产0.15μmGaAs的MMIC芯片，其掩模则由佛蒙达州的光掩模中心（MCDC）制作。

　　麻省理学院的Henry I.Smith认为：近年来美国对PXL有所忽视，而日本在ASET组织下继续发展，取得了很大成果，假如日本用PXL制作100-25nm器件取得成功，那么，日本芯片制造商将在几年内无对手，而器件制造方法也将随之改变。

离子投影曝光　力争尽快推出商业化设备

离子投影曝光（IPL）就是由气体（氢或氦）离子源发出的离子通过多极静电离子透镜投照于掩模并将图像缩小后聚焦于涂有抗蚀剂的片子上，进行曝光和步进重复操作。IPL具有分辨率高而焦深长，数值孔径小而视场大，衍射效应小，损伤小，产量高，而且对抗蚀剂厚度变化不敏感，工艺成本低等特点。

　　德国FhG　ISiT公司在IPL上用深紫外光胶，做出50nm的间隔线条，证实了这项技术用于曝光的可行性。欧洲应用微电子开发项目（MEDEA）从1997年开始，投资3600万美元开发IPL，参加的单位有ASML、Leica、IMS公司等。目标是对300mm片子曝光，分辨率＜100nm，生产率为75片／时。

　　IPL是缩小曝光，需要4倍的硅膜镂孔掩模，它面临应力和入射离子造成的发热。小的掩模变形，导致大的曝光尺寸误差，为此采取了对膜进行掺杂，对膜增加保护层，设计了冷却系统，并通过有限元分析改进了掩模框架的设置，避免气流对掩模造成振动。从加州召开的研讨会上看IPL已经克服了众多技术难题，现在正在对离子光学柱、图像锁定系统进行攻关，力争尽快推出商业化设备。参加IPL研制的Ehrmann认为：虽然SEMATECH看好EUV和EPL，但这并不意味IPL失去最后成功的机会。

半导体术语

A.M.U 原子质量数
ADI After develop inspection显影后检视
AEI 蚀科后检查
Alignment 排成一直线，对平
Alloy 融合：电压与电流成线性关系，降低接触的阻值
ARC： anti-reflect coating 防反射层
ASHER: 一种干法刻蚀方式
ASI 光阻去除后检查
Backside 晶片背面
Backside Etch 背面蚀刻
Beam-Current 电子束电流
BPSG: 含有硼磷的硅玻璃
Break 中断，stepper机台内中途停止键
Cassette 装晶片的晶舟
CD：critical dimension 关键性尺寸
Chamber 反应室
Chart 图表
Child lot 子批
Chip (die) 晶粒
CMP 化学机械研磨
Coater 光阻覆盖（机台）
Coating 涂布，光阻覆盖
Contact Hole 接触窗
Control Wafer 控片
Critical layer 重要层
CVD 化学气相淀积
Cycle time 生产周期
Defect 缺陷
DEP: deposit 淀积
Descum 预处理
Developer 显影液；显影（机台）
Development 显影
DG: dual gate 双门
DI water 去离子水
Diffusion 扩散
Doping 掺杂
Dose 剂量
Downgrade 降级
DRC: design rule check 设计规则检查
Dry Clean 干洗
Due date 交期
Dummy wafer 挡片
E/R: etch rate 蚀刻速率
EE 设备工程师
End Point 蚀刻终点
ESD: electrostatic discharge/electrostatic damage 静电离子损伤
ET: etch 蚀刻
Exhaust 排气（将管路中的空气排除）
Exposure 曝光
FAB 工厂
FIB: focused ion beam 聚焦离子束
Field Oxide 场氧化层
Flatness 平坦度
Focus 焦距
Foundry 代工
FSG: 含有氟的硅玻璃
Furnace 炉管
GOI: gate oxide integrity 门氧化层完整性
H.M.D.S Hexamethyldisilazane,经去水烘烤的晶片，将涂上一层增加光阻与晶片表面附着力的化合物，称H.M.D.S
HCI: hot carrier injection 热载流子注入
HDP：high density plasma 高密度等离子体
High-Voltage 高压
Hot bake 烘烤
ID 辨认，鉴定
Implant 植入
Layer 层次
LDD: lightly doped drain 轻掺杂漏
Local defocus 局部失焦因机台或晶片造成之脏污
LOCOS: local oxidation of silicon 局部氧化
Loop 巡路
Lot 批
Mask (reticle) 光罩
Merge 合并
Metal Via 金属接触窗
MFG 制造部
Mid-Current 中电流
Module 部门
NIT: Si3N4 氮化硅
Non-critical 非重要
NP: n-doped plus(N+) N型重掺杂
NW: n-doped well N阱
OD: oxide definition 定义氧化层
OM: optic microscope 光学显微镜
OOC 超出控制界线
OOS 超出规格界线
Over Etch 过蚀刻
Over flow 溢出
Overlay 测量前层与本层之间曝光的准确度
OX: SiO2 二氧化硅
P.R. Photo resisit 光阻
P1: poly 多晶硅
PA; passivation 钝化层
Parent lot 母批
Particle 含尘量/微尘粒子
PE: 1. process engineer; 2. plasma enhance 1、工艺工程师 2、等离子体增强
PH: photo 黄光或微影
Pilot 实验的
Plasma 电浆
Pod 装晶舟与晶片的盒子
Polymer 聚合物
POR Process of record
PP: p-doped plus(P+) P型重掺杂
PR: photo resist 光阻
PVD 物理气相淀积
PW: p-doped well P阱
Queue time 等待时间
R/C: runcard 运作卡
Recipe 程式
Release 放行
Resistance 电阻
Reticle 光罩
RF 射频
RM: remove. 消除
Rotation 旋转
RTA: rapid thermal anneal 迅速热退火
RTP: rapid thermal process 迅速热处理
SA: salicide 硅化金属
SAB: salicide block 硅化金属阻止区
SAC: sacrifice layer 牺牲层
Scratch 刮伤
Selectivity 选择比
SEM：scanning electron microscope 扫描式电子显微镜
Slot 槽位
Source-Head 离子源
SPC 制程统计管制
Spin 旋转
Spin Dry 旋干
Sputter 溅射
SRO: Si rich oxide 富氧硅
Stocker 仓储
Stress 内应力
STRIP: 一种湿法刻蚀方式
TEOS – (CH3CH2O)4Si 四乙氧基硅烷/正硅酸四乙酯，常温下液态。作LPCVD /PECVD生长SiO2的原料。又指用TEOS生长得到的SiO2层。
Ti 钛
TiN 氮化钛
TM: top metal 顶层金属层
TOR Tool of record
Under Etch 蚀刻不足
USG: undoped 硅玻璃
W (Tungsten) 钨
WEE 周边曝光
Yield 良率

FICD: Final CD 指的是刻蚀后的最终cd

DICD: Development Inspection CD 指的是光刻显像、目检后的cd

[COB] Chip-On-Board 板上连接式芯片

[COF] Chip-on-Flexible 柔性板上芯片

[COG] Chip On Glass 玻璃衬底芯片，玻璃基芯片, 玻璃上芯片

[TCP] Tape Carrier Packages 载带式封装

[TCP] Test Coordination Procedure 测试协调程序

[TCP] Transformer-Coupled Plasma 变换耦合等离子

[TCP] Transmission Control Protocol 传输控制协定

[TCP] Transport Control Protocol (DOD, IP) 传送控制协议

晶圆级芯片封装(Wafer Level Chip Scale Package

IC可靠度测试和失效分析方案

一、IC可靠度测试

1.可靠度测试的由来

可靠度测试，顾名思义，就是测试产品的可靠程度。它与品质既有区别，又有联系。品质就是产品性能的测量，它回答了一个产品是否合乎SPEC的要求，是否符合各项性能指标的问题；而可靠度则是对产品耐久力的测量，它回答了一个产品生命周期有多长，简单说，它能用多久的问题。所以说品质解决的是现阶段的问题，可靠度解决的是一段时间以后的问题。

随着电子类产品的广泛应用，各大电子系统厂商之间竞争也逐渐加剧。竞争促使各大系统厂商更加重视产品的品质。系统的品质是由零部件的品质决定的。而作为系统产品核心部分的IC品质，对系统产品来说无疑是有着非常重要的影响。因此，IC的可靠度测试被越来越多的IC生产厂家所重视，是构成IC产品的品牌和竞争力的重要方面。

2.可靠度测试的主要内容

可靠性测试，主要内容涵盖四个项目：抗静电和拴锁试验、寿命试验、包装可靠度试验、耐久性试验。相关的测试标准包括：MIT-STD-883E Method 1005.8、JESD22-A108-A、EIAJED- 4701-D101等。

测试项目	测试内容	测试目的	使用的设备
抗静电和拴锁试验	抗静电和拴锁	验证封装之后的IC在运输和使用过程中，对静电的耐力，并使IC的抗静电方面的缺陷早期暴露出来。	ESD & Latch up测试机
寿命试验	高温寿命试验、低温寿命试验	通过模拟加速因子（温度、湿度）的作用来测试IC的工作寿命。并使设计寿命上存在缺陷的IC早期失效暴露出来。	高温工作寿命试验机低温工作寿命试验机 *Burn-in 测试板（老化测试板）
包装可靠度试验	Pre-condition、环境试验、存储试验、机械试验	测试IC对环境以及环境变化的耐力，以验证IC的封装品质和可靠性。并把设计、晶片制造和封装中存在的缺陷早期暴露出来。	环境试验：恒温恒湿度偏压试验机台冷热冲击试验机台高温水蒸气试验机台高加速温湿度试验机台存储试验：高温测试机恒温恒湿度机台盐雾试验机台机械试验：* 机械冲击试验机台机械振动试验机台跌落试验机台
耐久性试验	循环测试数据易失性测试	…	…

二、IC失效分析

1.失效分析的原因、目的和地位

所谓失效分析，就是对失效的产品进行分析，以找出失效原因、改进原始设计和生产工艺。正确的改进行动来源于正确的查找到缺陷所在并分析产生缺陷的原因。IC的产品设计极具复杂的设计、制程繁多并且对环境要求极高的生产工艺和复杂的测试方法。在这些设计和生产工艺中，任何一个环节控制的不好，都有可能导致IC产品的最终失效。能有效地寻找到导致IC失效的根源所在，并改进和控制生产工艺IC，以提供良率是各IC设计公司和制造厂孜孜以求的目标。因此，失效分析在IC领域占有举足轻重的作用。

失效分析的对象，以公司个体为研究对象，大体可以分为3类：

（1）到达最终客户后发现不良而退回分析的产品

（2）本公司生产最后道工艺后，最终测试发现的不良品

（3）第三类就是上面介绍的可靠度测试过程中或过程之后发现的测试NG的IC产品。

2.失效分析的一般流程

失效分析需要遵守一定的流程。常见的IC失效分析流程如下（主要针对产品级的IC）：

（1）接收不良品失效的信息反馈和分析请求。主要的信息包括：指失效模式，参数值，客户抱怨内容，型号，批号，失效率，所占比例等，与正常品相比不同之处。

（2）记录各项信息内容，以在长期记录中形成信息库，为今后的分析工作提供经验值

（3）收信工艺信息，包括与此产品有关的生产过程中的人，机，料，法，环变动的情况。

（4）失效确认。一般是用Tester或者Curve tracer量测失效IC的AC和DC的电性能，以确认失效模式是否与收集的失效模式信息一致。AC方面的测试分析涉及到产品的功能层次，而DC方面的测试是设计针对产品的主要电性能（开路、短路、漏电、）。对于开路和短路情况，要观察开路和短路测试值是开路还是短路，还是芯片不良，如是开路或短路，则要注意是第几脚开路或短路；对于非开短路的漏电流情况，产品要彻底清洗（用冷热纯水或有机溶剂如丙酮）后再进行下述烘烤试验：125度烘烤24小时或175度烘烤4小时以上，烘箱关电源后门打开45度角缓慢冷却1小时后再测其功能，如功能变好，则极有可能是封装或者测试问题，要对封装工艺要严查。

（5）观察失效产品的外观和芯片分层情况，看是否有存在破裂、裂缝、鼓泡膨胀等情况。

（6）开冒分析。开冒分析是破坏性试验，产品开冒之后不能再恢复，因此必须放在外部非破坏性分析进行完毕之后进行。开冒一般会采用自动开冒机，手工开冒由于安全性不好、稳定性不足和对人身存在伤害而逐渐被取代。开冒之后，一般会结合带显微镜之分析探针台，观察切开剖面之金丝、金球、表面铝线是否有受伤，芯片是否有裂缝，光刻是否不良,芯片名是否与布线图芯片名相符。同时会采用探针测试和分析，以了解芯片内部的Wire bonding是否良好，Pad和Metal的接触是否OK、相关Pad间的电性能参数（导通电压、阻抗、电容等）是否正常。这部分的电性测试可以用”探针台+Curve Tracer”来完成。

（7）对开帽后漏电流偏大的IC产品，可以采用探针台的LC液晶漏电分析功能，以方便查找漏电点。

（8）找出相关失效点之后，失效分析基本完成。撰写失效分析报告，通知相关的责任部门进行改进。

probe station

一、機台採用寬大厚重之基座，Base厚度達7cm，為一非常穩固Stable之設計。

二、 X-Y Stage採用huged-Knob設計，操控便利；而其Leadscrew採用美國進口Leadnut Leadscrew，不會有Backlach現象。

三、 .X-Y Stage在X軸及Y軸各設有一Lock鈕，當User做長時間量測時，可lock住stage，以防止非相關人員誤動作。

四、機台之Stage有Fast Pull Out Design，方便User Loading／Unloading Sample。

五、 Platen採用4點support，穩固耐重，並且設有快速Lever及Fine Adjusted Knob，方便User做Probing。

六、 Scope採用日本MITUTOYO高解析度及超長工作距離之顯微鏡，而Scope Mount採用Bridge架橋方式設計，堅固Stable，並搭配有一快速之Z Lever可tilt scope，方便User Switching Objective。

七、 Micropositioner X-Y-Z基座可搭配DC Probe及Microwave Probe，只要change Probe Arm即可，節省客戶重覆購置針座之成本。

八、完整之原物料及Spare Parts庫存，可提供客戶快速及滿意之服務。

九、良好之銷售實績〞

⑴For LCD及OLED之大Panel Probe Station 計有：ERSO（臺灣工業院）、廣輝、悠景、臺灣友達、蘇州友達、奇景光電、華映視訊 …等。.

⑵For RF Microwave 之Probe Station計有：全球聨合通信、尚達積體電路、美商朗弗…等。

⑶For IC Design House、FAB廠、Assembly廠之8” Probe Station計有：力旺科技、立錡科技、信億科技、茂達電子、盛淩科技、遠翔科技、恆毅科技、晶致半導體、產晶積體電路、德信科技、華邦電子、力晶半導體、華瑞、南茂…等。

⑷For MEMS廠Probe Station計有：國際聨合、飛赫、威碩、中威光電…等。

⑸For LED廠之Probe Station計有：晶元光電、國聨光電、嘉信光電、晶誼光電…等。

⑹For 學校機構之Wafer Probe Station計有：台灣大學、清華大學、交通大學、長庚大學、

中央大學、中原大學、成功大學、…等。

中國大陸銷售實績

For 晶片設計公司：摩托羅拉（現改名飛思卡爾）、上海安森美、上海華邦、上海淩陽、無錫友達電子、無錫海威半導體、武漢昊昱、成都國騰

For晶圓製造廠：無錫華潤上華科技、

For封裝測試廠：上海捷敏電子、上海凱虹電子

For LCD和光電廠：福州華映光電、蘇州友達光電

For 高等學校：同濟大學、廈門大學、華中科技大學、北方交通大學、北京聯合大學

For 研究所：北京航天二院